IMAGING DEVICE

Publication number: JP2000012866

Publication date: 2000-01-14

Inventor: TSUTSUMI JUNSEI; KONNO AKIRA; IKEDA MITSUSHI

Applicant: TOKYO SHIBAURA ELECTRIC CO

Classification:

- international: H01L21/336; H01L21/77; H01L21/84; H01L27/12; H01L27/146: H01L29/786: H01L21/02: H01L21/70:

H01L27/146; H01L29/786; H01L21/02; H01L21/7 H01L27/12: H01L27/146; H01L29/66; (IPC1-7):

H01L29/786; H01L21/336

- European: H01L21/77T; H01L27/12; H01L27/146F5;

H01L29/786B4B; H01L29/786B4B2; H01L29/786D


Application number: JP19980175015 19980622 Priority number(s): JP19980175015 19980622 Also published as:

US6713748 (B1)

Report a data error here

Abstract of JP2000012866

PROBLEM TO BE SOLVED: To prevent image quality from being deteriorated and a leakage current from being increased due to irregularities in the characteristics of TFTs in an imaging device of a structure, wherein a plurality of the thin-film transistors(TFTs) are arranged for a single pixel. SOLUTION: An imaging device comprises a pixel part OEF, which comprises a photoelectric conversion film for converting incident light into a signal charge and a pixel capacitance for storing this signal charge, a thinfilm transistor TFT1, the operation of which is controlled by a scanning line G1 to read out a pixel electrode potential to a signal conductor S1, and a protective diode TFT2, which releases a pixel potential to a bias line B1, when the pixel electrode potential reaches a potential higher than a prescribed potential to prevent a pixel electrode from being broken down, the transistor TFT1 connected with a source or a drain is adoped to the pixel electrode and a TFT having a long LDD length, a TFT of a double-gate structure or a TFT of a small transistor size is adoped for the TFT2, whereby the off-resistance of the imaging device is increased so as to inhibit leakage current in the device, and at the same time, the signal charge leaking prior to the readout of the pixel electrode potential is prevented, and the S/N ratio is reduced.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-12866 (P2000-12866A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
H01L 29/786		H01L 29/78	6 1.6 A
21/336			6 1 2 Z
			6168

審査請求 未請求 請求項の数10 OL (全 13 頁)


(21) 出願番号	特顯平10-175015	(71)出額人	000003078
			株式会社東芝
(22) 川崎日	平成10年6月22日(1998.6.22)		神奈川県川崎市幸区堀川町72番地
		(72) 発明者	場 純 誠
			神奈川県横浜市磯子区新磯子町33 株式会
			社東芝生産技術研究所内
		(72) 発明者	
		(1.076978	神奈川県横浜市磯子区新磯子町33 株式会
			計東芝生産技術研究所内
		(ma) Man III de	
		(72)発明者	
			神奈川県横浜市磯子区新磯子町33 株式会
			社東芝生産技術研究所内
		(74)代理人	100064285
		(10)1027	弁理士 佐藤 一雄 (外3名)
			THE YEAR OF STO

(54) 【発明の名称】 楊像装置

(57)【要約】

【課題】 1画素に複数のTFTが配置されている撮像 装置において、TFTの特性のばらつきが原因となって 両質が劣化したりリーク電流が増加することを防止す

【解決手段】 入射光を信号電荷に変換する光電変換膜とこの信号電荷を蓄積する順業容量とを含貨業部の目と、連動を目により動計を動削されて両業電極電位を信号線81へ成み出す連膜トランジスタ「FT」と、 電値を進かして両業電極が破壊されるのを防ぐ保護ダイオード下FT2とを含み、 画業電極にナース及はドレインが検験されたトランジスタ「FT」、下FT2にはし、DD長が長い下FT、スはダブルゲート構造の下FT、あるいはトランジスタサイズの小さいTF下を採用することにより、オフ抵抗を増加させてリーク電流を抑制すると共に、読み出し前に信号電荷がリークしてS/N比が低下するのを防止する。



【特許請求の範囲】

【請求項1】基板上に相互に放交するように配置された 信号線及び走査線と、前記信号線と前記走査線とが交差 する箇所に配置され人材光を信号電荷に突換して蒸積す る光電変換膜及び画素電板を含む画素部と、前記走査線 により動件を制御されて前記画素電板の電位を読み出す 薄膜トランジスタを含む信号読み出し回路と、前記走査 総を駆動するま香袋駆動回路とを備え

前記信号読み出し回路に含まれる前記薄膜トランジスタ のうち、ソース又はドレインが前記画業電極に接続され たものは他の薄膜トランジスタよりもLDD長が長いこ とを特徴とする排像装置。

【請求項2 1 相互に直交するように配置された複数の信息 与線及び走क線と、前記信号線と前記亡春線とが交差す る箇所にマトリクス状に配置され入射光を信号電荷に変 換して蓄積する光電変換機及び画素電極を含む画素部 と、各々の前記走査線により動作を制御されて対応する 前記画素密節の変信を結め出て薄膜トラシジスクを含む

前記画家電像の電位を読み出す 海豚トランシスタを含む 信号読み出し回路と、各々の前記走査線を駆動する走査 線駆動回路とを備え、

前記信号読み出し回路に含まれる前記薄膜トランジスタ のうち、ソース又はドレインが前記画素電極に接続され たものは他の薄膜トランジスタよりもLDD長が長いこ とを特徴とする提像装置。

【請求項3】基板上に相互に肯交するように配置された 信号線及び走金線と、前記信号線と前記走波線とが交差 する箇所に記憶される併光を骨毛衛に突線して業積す る光電突換膜及び画素電極を含む画素部と、前記走査線 により動件を制御されて前記画素電極の電位を読み出す 薄膜トランジスタを含む信号読み出し回路と、前記走査 線を駆動する走査線取動回路とを備え、

前記信号読み出し回路に含まれる前記薄膜トランジスタ のうち、ソース又はドレインが前記画茶電極に接続され たものはマルチゲート構造を有することを特徴とする最 優装置。

【請求項4】相互に直交するように配置された複数の信 号線及び走去線と、前記信号線と前記走去線とが交差す る箇所にマトリクス状に配置され入射光を信号電荷に変 接して蓄積する光電変換膜及び両素電極を含む画素部 と、各々の前記走査線により動作を制即されて対応する 前記画業電極の電位を読み出す薄膜トランジスタを含む 信号読み出し回路と、各々の前記走査線を駆動する走査 線駆動回路とを備え、

前記信号読み出し回路に含まれる前記薄膜トランジスタ のうち、ソース又はドレインが前記画素電極に接続され たものはマルチゲート精造を有することを特徴とする撮 催装置

【請求項5】前記信号読み出し回路には、

ドレイン又はソースが前記画素電極に接続され、ソース 又はドレインが前記信号線に接続され、ゲートが前記走 査線に接続され、前記走査線により動作を制御されて前 記画素電極の電位を前記信号線に出力する信号読み出し 用トランジスタと

ドレインスはソースとゲートとが前記画素電極に接続され、ソース又はドレインが一定電位線に接続され、前記 画素電極の電位が所定電位以上になると前記画素電極と 前記一定電位線とを薄温させる保護用トランジスタと、 ソース又はドレインが前記画素電極に接続されていない 他のトランジスタとが含まれており、

前記信号読み出し用トランジスタ及び前記保護用トラン ジスタは、前記他のトランジスタよりもLDD長が長い ことを特徴とする請求項1又は2記載の摄像装置。

【請求項6】前記信号読み出し回路には、

ドレイン又はソースが前記画素電極に接続され、ソース 又はドレインが前記信号線に接続され、ゲートが前記走 査線に接続され、前記走在線により動作を制御されて前 記画素電極の電位を前記信号線に出力する信号続み出し 用トランジスタと.

ドレインスはソースとゲートとが前記画素電板に接続され、ソース又はドレインが一定電位施に接続され、前 画素電板ので近が所定電位が上になると前泊通素電極と 前記一定電位線とを導通させる保護用トランジスタと、 ソース又はドレインが前近開素電極に接続されていない 他のトラシジスタとが含まれており、

前記信号読み出し用トランジスタ及び前記保護用トラン ジスタはマルチゲート構造を有し、前記他のトランジス タはシングルゲート構造を有することを特徴とする請求 項3 又は4 計載の機像装置。

【請求項7】前記信号読み出し回路には、

ドレイン又はソースが前記画業電極に接続され、ソース 又はドレインが前記信号線に接続され、ゲートが前記走 査線に接続され、前記走弦線により動作を制御されて前 記画業電極の電位を前記信号線に出力する信号読み出し 用トランジスタと.

ドレイン又はソースが前記画素電極に接続され、ソース 又はドレインが一定電位線に接続され、前記画素電極の 電位が所定電位以上になると前記画素電像と前記一定電 位線とを弾道させる保護用トランジスタと。

電源電圧を供給され、入力端子が前記画素電極に接続され、出力端子が前記保護用トランジスタのゲートに接続されており、前記画素電極の電位に応じて前記保護用トランジスタの動作関値を調整する、少なくとも1つのトランジスタを含む関値調整回路とが含まれ、

前記信号読み出し用トランジスタ及び前記保護用トラン ジスタは、前記図値調整回路に含まれるトランジスタよ りもLDD長が長いことを特徴とする請求項1又は2記 載の最優差第

【請求項8】前記信号読み出し回路には、ドレイン又は ソースが前記画素電極に接続され、ソース又はドレイン が前記信号線に接続され、ゲートが前記走査線に接続さ れ、前記走査線により動作を制御されて前記画素電極の 電位を前記信号線に出力する信号読み出し用トランジス & L

ドレインズはソースが前記画楽電極に接続され、ソース 又はドレインが一定電位域に接続され、前記画楽電極の 電位が所定電位以上になると前記画漆電極と前記一定電 位線とを導通させる保護用トランジスタと。

電源電圧を供給され、入力端子が胸記画素電極に接続され、出力端子が前記保護用トランジスタのゲートに接続されており、前記画素電極の電化応じて前記保護用トランジスタの動作問値を調整する、少なくとも1つのトランジスタを会す。間値測整可器とが含まれ、

前記信号読み出し用トランジスタ及び前記保護用トラン ジスタはマルチゲート構造であり、前記関値調整回路に さまれるトランジスタはシングルゲート構造であること を特徴とする論支項3又は4 記載の特像装置。

【請求項9】前記信号読み出し回路には、

前記画素電極にドレイン又はソースとゲートとが接続され、ソース又はドレインが第1の一定電位端子に接続され、前記画素電極の電位が所定電位以上になると前記画素電極を前記第1の一定電位線とを導通させる保護用トランジスタと。

前記画素電館にドレイン又はソースが接続され、ソース スはドレインが第2の一定電位増子に接続され、ゲート にリセット信号を入力されて削記画素電板と削記第2の 一定電位線とを導通させるリセット用トラシジスタと、 電源電圧を供給され、入力端子が前記画素電板に接続され、出力端子が前記画号線と接続され、成力端子が前記信号線に出力す 電位に応じた電圧信号を生成して前記信号線に出力す る、少なくとも1つのトランジスタを含む電圧変換回路 とが会まわ

前記保護用トランジスク及び前記リセット用トランジス タは、前記電圧変換回路に含まれるトランジスタよりも LDD長が長いことを特徴とする請求項1又は2記載の 撮像装置。

【請求項10】前記信号読み出し回路には、

前記画素電極にドレイン又はソースとゲートとが接続され、ソース又はドレインが第1の一定電位掲字に接続され、前記画素電極の電位が所定電位以上になると前記画素電極の電位の一定電位線とを薄通させる保護用トランジスタと、

前記画業電館にドレインスはソースが接続され、ソース スはドレインが第2の一定電位着子に接続され、ゲート にリセット信号を入力されて前記画業電極と前記第2の 一定電位線とを導通させるリセット用トランジスタと、 電源電圧を供給され、入力端子が前記画業電極に接続さ れ、出力端子が前記信号線に接続され、前述画業電極の 電位に応じた電圧信号を生成して前記信号線に出力す る、少なくとも1つのトランジスタを合む電圧変換回路 とが含まれ、 前記保護用トランジスタ及び前記リセット用トランジス タはマルチゲート構造であり、前記電圧変換回路に含ま れるトランジスタはシングルゲート構造であることを特 徴とする請求項。又は4.4事誌の楊優装費、

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光信号を電気信号 に変換する撮像装置に係わり、特に医療用X線診断装置 の撮像装置として好適なものに関する。

[0002]

【従来の技術】近年、X線診断表置としてa-Si・T FT (アモルファスシリコン薄膜トランジスタ)を含む 撮像デバイスを用いた最優装置が、例えば水田特許第 4,689,487号において提案されている。このよ うな顕像表置の全体のブロック構成は、図13に示され るより

【0003】X線源101からX線が照射されて被検体 102を通過し、a-Si・TFT機像デバイス103 に入射される。この提像デバイス103において、通過 したX線の量に対応したアナログ電気信号が生成されて 出力される。アナログ電気信号は時系列的にA/D変換 部109に入力されてディジタル変換され、イメージメ モリ106に格納される。イメージメモリ106は1枚 あるいは数枚分の画像データを記憶するもので、制御部 105からの制御信号に基づいて特定のアドレスに与え られた画像データを順次記憶する。 イメージメモリ10 6に記憶された画像データは、演算処理部110によっ て取り出されて演算が行われ、その結果が再びイメージ メモリ106に返還されて記憶される。イメージメモリ 106に記憶された演算結果は、D/A変換部107に よってアナログ信号に変換され、イメージモニタ108 によってX線像として表示される。

【0004】こで、aーSi・TFT描像デバイス1 03は図14に示されるような構成を備えている。模2 000~縦200のマトリクス状に画楽(e1.1) ~(e2000,2000)が配置されてTFTアレイ が構成されている。それぞれの画系(e1.J) (Jは 1以上で2000以下の整数)は、両端をそれぞれ並列 に接続され、その一端に電源148からのバイアス電圧 を印加される米電気機関140及び画素容量142と、 入力端子が電電気機関140及び画素容量142と、 に接続され、出力端子が電号線S1に接続され、ゲート が走森線G1に接続されたaーSi・TFT144とを 有している。

【0005】光が入射すると、光電変線膜」40に電流 が流れて容量142に電荷が蓄積される。走金線駆動回 路152によって走金線61が電動され、それぞれの走 香線61にゲートが接続されている下FT144が列車 にオンする。この下FT144の入り端子に一端を接続 されている容量142に蓄積された電荷が、それぞれの TFT144の出力端子に接続された信号線S1を通って増幅器154に転送される。電荷量は画素に入射した 光量に対応しており、この電荷量に応じて増幅器154 の出力信号の転傷が変化する。

【0006】この増幅器154の出力信号は、図示されていないA、/D変換装置を用いてディジタル信号に変換することにより、コンピュータ画面でディジタル画像表示を行うことができる。また、図14に示された画楽舗域の構成は、バーソナルコンピュータ等の小型情報機器において利用されているTFT型癌品ディスプレイと同様であり、薄型で大画面のものも容易に制作が可能である。

【0007】こで、図14に示された構成では、1面 薬につき1個のTFT144が配置されている。しか し、実際のデバイスでは1両素に複数個のTFT144 が設けられている場合もある。例えば、図15に示され たような情度を有する読み出し回路を用いて、容量14 2に蓄積された電声を信号線51に読み出事会には、 複数のTFT T1及びT2が用いられる。ここで、T FT T1は走査線61にゲートを接続されてみて アを制御され、容量142の電声を信号線51に出力す るものである。TFT T2は、容量142の一端と接 地端子との間に接続されており、保護ダイオードとして 作用する。

【0008】あいは、図16に示された歳み出し国数 は、電荷を電圧に突換するAMI(Amplified MS Imas er)方式によるものであり、TFT T11~T14を 含み、容量142と信号線S1との間にTFT T11 ~T13から成る定電流源が接続され、容量142の一 場と接地場下との間にリセットトランジスタとしてのT FT T14が設けられている。このTFT14のゲートには、リセット信号R1が入力される。図15に示さ れた読み出し即係によれば、容量142に蓄をれた電 荷はTFT T1を介して直接信号線S1に読み出され るが、図16に示された回路では容量142の電荷が電 所に変換されて163人出され るが、図16に示された回路では容量142の電荷が電 所に変換されて163人出され を加くのでは多数はあります。

[0009]

【発明が解決しようとする課題】ところで、X袋提像装置においては高S/N比、広ダイナミックレンジが要求される。このため、一つの画素に複数のTFTが配置されている場合には、これらのTFTの特性を切一にすることは必須条件である。しかし、TFT特性にはプロセス変動によりばらつきが存在する。特に、オフ抵抗や関値電圧Vthのばらつきは、両質劣化をもたたす。さらに、オフ抵抗にばらつきがあると、リーク電流が増加するため、維音の増大やS/N比及びダイナミックレンジの条化が手により

【0010】本発明は上記事情に鑑み、リーク電流を抑 制するとともに、S/N比を向上させて優れた画質を実 現することが可能な操像装置を提供することを目的とす る。

[0011]

【課題を解決するための手段】本発明の損像装置は、基 板上に相互に直安するように配置された信号線及び走差 建と、信号線定を蓄線とが交渉する箇所に配ぎれ入射 光を信号電荷に変換して蓄積する光電変換模及び画素電 極を含む画素部と、走査線により動作を制耐されて画素 電極の電位を読み出す下F下を含む信号読み出し回素 と、走査線を撃動する走査線卵動回路とを備え、信号読 み出り画路に含まれる下F下のうち、ソース又はドレイ ンが画素電転に接続されたものは他の下下下よりもLD 長春が軽いこを特徴としている。

【0012】このような構成を、複数の信号線及び走査 線と、信号線と走査線とが完売する箇所にマトリクス状 に配置され入射光を信号電荷に交換して蓄積する光電変 換膜及び偏率電限を含む画率部と、各々の走査線により 動作を制御されて対応する画率電極の電位を読み出す薄 限トランジスタを含む信号流み出し回路と、各々の走査 線を駆動する走査線駆動回路とを備えた提像装置におけ る信号読み出し回路に適用してもよい。

【0013】また、信号読み出し回路に含まれる薄膜ト ランジスタのうち、ソース又はドレインが画素電極に接 続されたものにマルチゲート構造を有するTFTを用い でもよい。

【0014】ここで、信号読み出し回路には、ドレイン 又はソースが画素電極に接続され、ソース又はドレイン が信号線に接続され、ゲートが走直線に接続され、走査 線により動作を制御されて画素電極の電位を信号線に出 力する信号読み出し用トラシジスタと、ドレイン又はソ インが一定電位線に接続され、画素電極の電位が所定電 位以上になると画素電極と一定電位線とを導通させる保 護用トランジスタと、ソース又はドレインが画素電極に 接続されていない他のトランジスタとが含まれでおり、 信号読み出し用トランジスタ及び保護用トランジスタ は、他のトランジスタよりもLDD長が長いものであっ てもよい。

【0015】あるいは、信号読み出し用トランジスタ及 び保護用トランジスタはマルチゲート構造を有するTF 下であり、他のトランジスタはシングルゲート構造を有 するTF下であってもよい。

【0016】さらには、信号読み出し回路には、ドレイ ン又はソースが画素電極に接続され、ソース又はドレイ ンが信号線に接続され、ゲートが走査線に接続され、走 査線により動作を制御されて画素電脈の電位を信号線に 出力する信号読み出し用トランジスタと、ドレイン又は ソースが再業電機に接続され、リース又はドインが一 定電位線に接続され、画素電脈の電位が研定電位以上に なると画素電機と一定電位線とを導通させる保護用トラ シジスタと、電源軟圧を経るれ、大力端子で通常版 に接続され、出力端子が保護用トランジスタのゲートに 接続されており、画素電極の電位に応じて保護用トラン ジスタの動用階値を調整する、少なくとも1つのトラン ジスタを含む限値調整回路とが含まれ、信号読み出し用 トランジスタ及び保護用トランジスタは、関値訓整回路 に含まれるトランジスタよりもLDD長が長いものであってもよい。

【0017】または、信号読み出し用トランジスタ及び 保護用トランジスタはマルチゲート構造を有するTFT であり、関値調整回路に含まれるトランジスタはシング ルゲート構造を有するTFTであってもよい。

【0018】あるいはさらに、信号読み出し回路には、 画素電極にドレイン又はソースとゲートとが接続され、 ソース又はドレインが第1の一定電位端子に接続され、 画素電極の電位が所定電位以上になると画素電極と第1 の一定電位線とを導通させる保護用トランジスタと、画 素電極にドレイン又はソースが接続され、ソース又はド レインが第2の一定電位端子に接続され、ゲートにリセ ット信号を入力されて画素電極と第2の一定電位線とを 導通させるリセット用トランジスタと、電源電圧を供給 され、入力端子が画素電極に接続され、出力端子が信号 線に接続され、画素電極の電位に応じた電圧信号を生成 して信号線に出力する。少なくとも1つのトランジスタ を含む電圧変換回路とが含まれ、保護用トランジスタ及 びリセット用トランジスタは、電圧変換回路に含まれる トランジスタよりもLDD長が長いものであってもよ W.

【0019】ここで、保護用トランジスタ及びリセット 用トランジスタはマルチゲート構造を有するTFTであ り、電圧変換回路に含まれるトランジスタはシングルゲ

一ト構造を有するTFTであってもよい。【0020】

【発明の実施の形態】以下、本発明の一実施の形態について図面を参照して説明する.

【0021】先芽、図17にLDD (Lightly Doped Dr in) 構造の下下においてLDD長が異な場合におけるゲート電圧Vとドレイン電流IのI ~ V特性の変化を示す。このグラフより、LDD長が長くをるとオフ電流が低減されることがわかる。これは、チャネル領域からドレイン領域に空る領域が低減度不純物であるため、高電界が緩和されるためと考えられる。従って、LDD 構造の下下下を採用してLDD長を長くとることで、オフ時のリーク電流を低減することが可能となって、オ

【0022】しかしその一方で、LDD長が長くなる と、オン時における販坑値が高くなるためにオン電流も 減少する傾向にある。よって、高いオン電流が必要とな るTFTにはLDD長が短いTFTを採用すべきであ る。

【0023】以下に説明する本発明の一実施の形態はこのような点を考慮し、一画素に設けられた複数のTFT

のうち、オフ電流を低減すべきTFTはLDD長を長く 設定し、逆にオン電流を高くすべきTFTは相対的にし DD長を短く設定している点に特徴がある。

【0024】また、下下正はシングルゲート構造のものとダブルゲート構造のものとがあるが、それぞれの下下における「レヤ特性は別18のように示される。このグラフより明らかなように、ダブルゲート構造の下下の方がオフ電流を低減することができる。これは、等個国路的に直列接続された複数の下下つなかで、最もオフ電流が小さい下下によってリーク電流の実効値が決定されることにより、特性が良好でない下下が含まれていてもオフ電流のばらつきが抑制されるためであると考えられる。

【0025】しかし、ダブルゲート構造のTFTでは、 各々のTFTのチャネル長をシングルゲート構造のTF Tと同一にすると、全体のサャネル長が2億となり、オ ン電道が減少する傾向がある。さらに、ダブルゲート構 遭のTFTはシングルゲート構造のTFエよりも製造工 程がより複雑である。従って、高いオン電流が必要なT FTに対してはシングルゲート構造を採用すべきであ また。

【0026】 総赴する本発明の他の実施の形態は、この 点を考慮して、一画素に設けられた複数の「FTのう も、オフ電流を低減すべき「FTにはシングルゲート精 造を採用し、逆にオン電流を高くすべきTF下にはダブ ルゲート構造を採用している先ず、本発明の第1の実施 の形態による機像装置のTFTアレイ部における一画素 の形態による機像装置のTFTアレイ部における一画素 の形態になる機像装置のFFでプレイ部における一画 関係を図りて示す。本実施の形態では、画業容量Cs 及び光電突機器OEFを有する一画業当たりに、二つの TFT1及びFT2分配置等されている。

【0027】 TFT1は信号電産競売出し用スイッチとして設けられ、画素容量Csの一端(画素電像)が接続されたノードND1と信号線51との間にソース、ドレインが接続され、走査線G1にゲートが接続されており、走査線G1によりオン・オフを制御される。画業容量Csの一端(Cs電傷)は、ノードND2を介して接地されている。走査線G1がイレベル(例えば20V)になるとTFT1はオンし、画素容量Csに蓄積された信号電荷を読み出して信号線S1に出力して図示されていない機出器に転送する。

【0028】 TFT 2は保護ダイオードとして設計られており、ノードND1にゲート及びドレインが接続され、バイアス線B1にツースが接続されている。バイアス線B1は一定電位V bに保たれており。保護ダイオードとしてのTFT 2の降代電圧を制飾する。商業容量との電極電位、即あノードND1の電位が例えば10V以上という所次の電位以上まで上昇すると、TFT 2がオンして信号電荷をバイアス線B1に逃がす。このようにして、商業電極に所定電圧以上の電圧が印加されない

ように保護している。

ように保護している。 【 00 29 1 木実施の形態では、一画素当たりに二つずつのTFT1 及びTFT2が設けられており、それぞれのLDD長はいずれも長く設定されている。 図3 及び図 4 に、LDD長が異なるTFでの銀町面積差を示す。 図 3 において、絶縁性基板1上に多結晶シリコン隈から成る半導体層2か形成され、半導体層2上にゲート絶縁限 3 を介してゲート電棒4分形成され、チャネル領域6 の両側に低濃度不純物領域6 が形成され、チャネル領域6 の両側に低震度不純物領域8 a 及び8 b が形成されている。高濃度不純物領域8 a 及び8 b が形成されている。高濃度不純物領域8 a 及び8 b が形成されている。 高濃度不純物領域8 a 及び8 b が形成されている。 (00 30 1 同様に 図4 に示されて下下は、絶数を1 上に少結晶シリコン院から成る半導体間2 2 が形成され、半導体層2 2 上にゲート絶縁概2 3 を介してが絶機度2 2 を介してが形成され、十年本には電能1 a 及び1 1 b が設けられている。 (00 30 1 同様に 図4 に示された下下1は、絶数2 1 上に少結晶シリコン院から成る半導体間2 2 が形成され、十導体層2 2 上にゲート絶縁概2 3 を介して

【0030】同様に、図4に示されたTFTは、絶縁性 基板21上に多結晶シリコン膜から成る半導体層22が 形成され、半導体層22トにゲート絶縁膜23を介して ゲート電極24が形成され、ゲート電極24上に絶縁膜 30が形成されている。半導体層22において、ゲート 電極24とゲート絶縁膜23を介して対向する位置にチ ャネル領域26が形成され、チャネル領域26の両側に 低濃度不純物領域 (LDD領域) 29a及び29bが形 成され、さらにその両側に高濃度不純物領域28a及び 28bが形成されている。高濃度不純物領域28a及び 28b上には電極31a及び31bが設けられている。 【0031】ここで、図3に示されたTFTのLDD領 城9a及び9bのLDD長L1+L2よりも、図4に示 されたTFTのLDD領域29a及び29bのLDD長 L11+L12の方が長い。上記第1の実施の形態で は、図4に示されたようなLDD長が長いTFTをTF T1及び2に用いている。特に、保護ダイオードTFT 2のLDD長が短くオフ抵抗が低いと、光電変換膜OE Fによって光電変換されて画素容量Csに蓄積された電 荷を、走杏線G1をハイレベルにして信号線S1へ転送 する前に、保護ダイオードTFT2においてリークして 信号電荷の蓄積量が減少する。また、信号読み出しトラ ンジスタTFT1のオフ抵抗が短い場合にも、やはり走 査線G1をハイレベルにして読み出す前の段階で信号電 荷が信号線S1に流れてしまうので、信号電荷の蓄積量 が減少してS/N比が低下する。そこで、本実施の形態 ではTFT1及びTFT2にLLD長が長くオフ抵抗が 大きいTFTを用いることで、オフ時のリーク電流を減 少させるとともにS/N比を向上させている。

【0032】本発明の第2の実施の形態は、図1及び図 2に示された信号読み出し下FT1と保護ダイオードT FT2とに、図5に示されたようなゲブルゲート構造の TFTを用いた点に特徴がある。このTFTは、絶縁性 基板31上に多結品シリコン膜から成る半導体層32が 形成され、半導体層32トにゲート絶縁膜33を介して ゲート電極34a及び34bが形成され、その表面上に 絶縁膜40が形成されている。半導体層32において、 ゲート電極34a及び34bとゲート絶縁膜23を介し てそれぞれ対向する位置にチャネル領域36 a及び36 bが形成され チャネル領域36a及び36bのそれぞ れ外側にLDD領域39a及び39bが形成され、中間 にLDD領域39cが形成されている。LDD領域39 a及び39bの外側に高濃度不純物領域38a及び38 bが形成されている。この高濃度不純物領域38a及び 38b上には、電極41a及び41bが設けられてい る。このように、ダブルゲート構造のTFTを、信号誌 み出し用スイッチTFT1及び保護ダイオードTFT 1 回ち画素容量Csの画素電極ノードND1にソース 又はドレインが接続されたTFTに採用することで、L DD領域39a、39b及び39cを合計したLDD長 が長くなり、オフ抵抗が大きくなってリーク電流が減少 する。よって、本実施の形態によっても上記第1の実施 の形態と同様な効果を得ることができる。ここで、ダブ ルゲート構造のTFTを示したが、ゲートの数は2に限 らず3以上のマルチゲート構造のTFTであっても、L DD長の合計値を大きくしてオフ抵抗を増加させること ができるので、同様の効果を得ることができる。 【0033】また、上記第1の実施の形態では、保護ダ

【0033】また、上記第1の実施の形態では、保護グイオード及び信号読み出し用のトランジスタのLDD長 を長くすることでリーク電流を低減させ、上記群2の実施の形態ではダブルゲート構造の下下でを採付することでリーク電流を低減させている。しかしこれに限らず、チャネル幅Wとチャネル長しとの比で表されるトランジスタのサイスW/しを小さくすることによっても同様の効果を得ることができる。

【0034】さらに、上記第1、第2の実施の形態ではいずれも半導体膜として多結品シリコンによるものを用いているが、a-Siから成る半導体膜や単結晶シリコンから成る半導体膜を用いてもよい。

【0035】あるいはまた、図4に示された左右のLD D御域29aと29b、図5に示されたLDD領域39 aと39cとはいずれも長さが等しく設定されている が、これらの長さは異なっていてもよい。

【0036]次に、上記草1、第2の実施の形態による - 画薬の構成をTFTアレイ全体に適用した場合につい て、図6を用いて述べる。m(mは2以上の整数)本の 走査線S1、S2、…、Smと、n本の信号線G1、G 2、…、Gnとが恒交するように配置され、それぞれが 交差する箇所にマトリクス状に両素容量の両素電他P (1、1)、…、P(m、n)が配置されている。各々 の商素毎に、画素電極P(i,j)(iは2以上m以下 の整数。iは2以上m以下の整数)と信号線Siとの間 に信号読み出し用スイッチTFT1の両端が接続され そのゲートには非音線G1が始終されている。さらに、 画素電極P(i.j)とバイアス電源Pwとの間に、保 護ダイオードTFT2の両端が接続され、ゲートが画素 電極P(i.j)に接続されている。

【0037】このようなマトリクス状に配置された画素にそれぞれ設けられた信号電荷読知しスイッチ下下 及び保護ゲイード下下了2に、上記率1の実施の形態を適用してLDD長の長い下下を用いてもよく、または上記第2の実施の形態を提供してダブルゲート構造のTF下を用いてもよい。あるいは、サイズW/Lの小さい下下でを下下1及び下下て2に用いてもよい。このような構成とすることで、下FTアレイ全体でオフ畴のリーク電流を減少させると共に、S/N比を向上させることができる。

【0038】また、図1、図2、図6に示された回路構成では、保護ゲイオード下FT2のソースはバイアス線 B1に接続されてバイアス電圧が印加されている。しかし、図7に示されたように、保護ゲイオード下FT2のソースを画素容量CsにおけるCs電極に接続してもよい。こで、画案容量Csには接地電圧等の一定電圧が即加されている。そして、この図7に示された一画素の構成を下Fアアレイ全体に適用してもよい。

【0039】さらに、図1、図2、図6、図7に示された回路構成では、保護ダイオードTFT2を1つのTFで構成している。しかし、図8(a)へ(e)にそれぞれ示されたように、複数のTFT Tr1~Trxで構成してもよい。図8(a)に示された保護ダイオードは、ノードND1とバイアス線B1との間に、TFTTr1~Trxのドレイン、ソースが直列に接続されている。図8(b)に示された保護ダイオードな、ノードND1と共連接続されている。図8(b)に示された保護ダイオードな、ノードND1とバイアス線B1との間にTFT Tr1~Trxのドレイン、ソースが同様に直列に接続されているが、ゲートはそれぞれのTFT Tr1~Trxのドレインに接続されているが、ゲートはそれぞれのTFT Tr1~Trxのドレインに接続されているが、ゲートはそれぞれのTFT Tr1~Trxのドレインに接続されているが、ゲートはそれぞれのTFT Tr1~Trxのドレインに接続されている

【0040】図8(c)に示された保護ダイオードは、 ノードND1とバイアス線B1との間に、TFT Tr 1〜Trxのドレイン、ツースが並列に接続され、ゲートが全てノードND1に共連接線されている。図8 (d)に示された保護ダイオードはノードND1とバイアス線B1との間にTFT Tr1〜Trxのドレイン、ソースが同様に並列に接続され、ゲートはそれぞれのTFT Tr1〜Trxのドレインに接続されている。

【0041】また、図8(e)に示された保護回路では、図2に示されたノードND1とノードND2との間に、TFT Tr11~Tr13が製けられている。ノードND1とノードND2との間に保護ダイオードとしてのTFT Tr11のドレイン、ソースが発装されている。さらに、保護ダイオードTFT Tr11の問題電電圧を調整するためのTFT Tr12及び「r13の

ドレイン、ソースが原列に接続されている。 TFT T r12のドレインには一定電圧V1が印加され、ゲート はノードND1に接続され、ソースはTFT Tr11 のゲート及びTFT Tr13のドレインに接続され いる。 TFT Tr13のパースには一定電圧V3 が印加され、ゲートには一定電圧V2が印加されてい る。これらの電圧V1~V3を突えることで、画素電極 電位に応じて保護ゲイオードTFTr11の関値を 調整することができる。

【0042】図8(e)に示された保護回路を用いた回 路に対して上記第1の実施の形態を適用する場合には、 保護ダイオードTFT Tr11及び信号読み出しスイ ッチTFT 1に対してLDD長の長いTFTを採用 し、閾値調整用のTFT Tr12及びTr 13には 相対的にLDD長の短いTFTを採用する。また、上記 第2の実施の形態を適用する場合には、保護ダイオード TFT Tr11及び信号読み出し用スイッチTFT 1 にダブルゲート構造あるいはマルチゲート構造のTF Tを採用し、関値調整用のTFT Tr 12及びTr 13 にはシングルゲート構造のTFTを採用する。 これは、保護ダイオードTFT Tr11及び信号読み 出しスイッチTFT 1と比較して、関値調整用のTF T Tr12及びTr 13に関しては、オフ抵抗を増 加させるよりはオン抵抗を減少させる方が特性上好まし いからである。

【0043】次に、木発明の第3の実施の形態について、その平面制造を示した個りとその国路構成を示した 図10を各用いて説明する、上記解1、第2の実験の形態では、画素容量Csに蓄積された電荷を信号読み出し 用スイッチTFT1を介して直接信号線S1に転送する。これに対し、本実施の形像では、画素容量Csに蓄積された電荷を信号読み出し 成これに対し、本実施の形像では、画素容量Csに蓄積された信号電荷を電圧変換回路VCによって電圧信号 に変換して信号線S1に転送するAMI方式を採用して いる占で相談する。

【0044】光電変換製のEFの一端が電源端子に接続され、その他端に画楽容量Csの画楽電面がノードルト と介して接続されている。画楽容量CsのCs電解は 接地されている。JードND1と接地端子との間には、 リセット用下FT TFTRのドレイン、ソースが接続 され、ゲートにはリセット信が入力される、ノードN D1には保護ダイオードTFT2のドレイン及びゲート が接続され、ソースがバイアス線B1に接続されている。

【0045】さらに、ノードND1と信号線51との間 に、電圧変換回路VCが設けられている。電圧変換回路 VCは、ドレインが電源端子に接続され、ソースがTF TOのドレインに接続され、ゲートが走査線G1に接続 された選択用下FT TFTSと、ソースが信号線S1 に接続され、ゲートがノードND1に接続された出力用 TFT TFTOと、ドレイン及びゲートが電源端子に 接続され、ソースが信号線S1に接続されたバイアス用 TFT TFTBとを備えている。

【0046】信号線S1は、バイアス用TFTBによっ て所定のバイアス電位にバイアスされている。信号線G 1がハイレベルになると選択用TFT、TFTSがオン してTFTOのドレインに電源電圧が供給され 当該画 素の信号電荷に対応した電圧が読み出される状態にな る。トランジスタTFTOのゲートにノードND1を介 して接続された画素電極の電位VgsがTFTOのソース より出力されて信号線S1に転送される。この後、ハイ レベルのリセット信号Rがリセット用TFT TFTR のゲートに入力されてオンし、画素容量Csに残留して いた電荷が放出され、画素電極電位がリセットされる。 【0047】保護ダイオードTFT2は、ソースに接続 されたバイアス線B1より一定のバイアス電位Vbを入 力されている。この電位Vbにより、保護ダイオードT FT2の降伏電圧が制御される。画素電極電位Vgsが例 えば10Vというように所定電圧以上に到達すると、保 護ダイオードTFT2がオンして、信号電荷をバイアス 線B1に逃がす。これにより、画素電極に所定以上の電 圧が印加されて絶縁破壊が生じるのが防止される。

【0048】本実施の形態では、画素電極 (ノードND 1) にソース又はドレインが接続された保護ダイオード TFT2及びリセットTFT TFTRのLDD長が、 他のTFTB、TFTS、TFTOのLDD長よりも長 く設定されている点に特徴がある。保護ダイオードTF T2及びリセットTFT TFTRは、オフ抵抗が小さ いと信号電荷を読み出す前の段階で信号電荷がリークし てS/N比の低下を招く。このため、これらのTFT2 及びTFTRには、LDD長の長いTFTを採用してリ -ク電流を減少させると共に、S/N比を向上させてい る。一方、電圧変換回路VCを構成するTFTB、TF TS、TFTOについては、信号線S1に出力する電圧 の振幅が小さくなって帯域が狭くならないように、オン 抵抗が小さく十分な駆動能力を有する必要がある。そこ で、これらのTFTB、TFTS、TFTOにはLDD 長が短いTFTを採用している。

【0049】本売明の第4の実験の形態は、回路構成と しては図り及び図10に示された上記第3の実施の形態 と同様であるが、下FTの構造が相違する。画業電極に ソース又はドレインが接続された保護ダイオード下FT 2及びリセット下FT 下FTRにはマルチゲート構造 の下FTを採用し、他の下FTB、下FTS、下FTO にはシングルゲート構造のTFTを採用する。保護ダイ オード下FT2及びリセット下FT TFTRは、上述 したようにアオ抵抗を大きくする必要があるので、LD D長の合計値が大きいマルチゲート構造のしのを用い る。逆に、電圧突換回路 VCを構成する下FTB、下F TS、下FTOについては、駅動能力を高くするために シングルゲート構造のTFTを用いる。 【0050】また、上記第1、第2の実施の形態について述べた場合と同様に、LDD具やゲート構造が異なる下下で表明と場合に限らず、保護タイオードドアエフ及びリセット下FT TFTRにはサイズW/Lが小さい下FTを採削し、電圧変換回路VCを構成する下FTB、下FTS、下FTOにはサイズが大きい下FTを用いてもよい。

【0051】さらに、TFTにおける半導体膜は多結晶 シリコンに限らず、a-Siから成る半導体膜や単結晶 シリコンから成る半導体膜を用いてもよい。

【0052】また、TFTの左右のLDD領域の長さは 異なっていてもよい。

【0053】上記第3、第40実施の形態による一画素の構成を下ド下レイ全体に適用した場合について、図11を用いて説明する。m本の走壺線81、82、…、Smと、n本の信号線61、62、…、Gnとが直交するように配置され、それぞれが交差する箇所にマトリクス状に画業容量の画業電後1(1、1)、…、P(m、n)が程置されている。各々の画業年に、画業電極P

□ 1 かに並っている。金々の両条は、両系地位ド (i, j)と信号線S1との間に、FFTB、FFTS 及びTFTOから成る電圧変換回路VCが設けられている。両条電船P(i, j)とパイアス電源Pwに接続さ れたパイアス線B1との間に、保護ダイオード下FT2 の両端が接続され、ゲートが画業電極P(i, j)と接地端子との 間、リセット用下FT 下FTRの両端が接続され、ゲートがリセット用下FT 下FTRの両端が接続され、ゲートがリセット用下FT 下FTRの両端が接続され、ゲートがリセット線R1に接続されている。

【0054】このようなマトリクス状に配置された画集 にそれぞれ設けられた下FTB、 TFTS及びTFTO と、保護ダイオード下FT2及びリセット用下FT 下 FTRに対して、上記第3の実験の形態を適用してし D長の異なる下FTを用いてもよく、あるいは上記第4 の実施の形態を提供してゲート構造が異なる下Fで用いてもよい。あるいは、サイズW/Lの小さい下FTを FFT1及び下FT2に用いてもよい。このような構成とすることで、TFTアレ全体でオフ時のリーク電流を減少させるとともに、S/N比を向上させることができる。

【0055】また、上記第3、第4の実施の形態では、 保護ダイオードTFT2のソースがパイアス線B1に検 続されてパイアス電圧が印加されている。しかし、図1 2に示されたように、保護ダイオードTFT2のソース を画素容量CsにおけるCs電極に接続してもよい。ここで、画素容量Csには接地電圧等の一定電圧が印加さ れている。そして、この図12に示された一画業の構成 を、TFTアレイ全体に適用してもよい。

【0056】さらに、図り一図12に示された回路構成 では、保護ダイオードTFT2を1つの丁FTで構成し でいる。しかし、上記第1、第2の実施の形態において 説明した場合と同様に、図8(a)~(e)にそれぞれ 示された複数のTFT Tr1~Trxを用いて保護ダ イオードTFT2を構成してもよい。この場合のTFT

Tr1~Trxのソース、ドレイン及びゲートと、ノードN1及びN2、バイアス線B1との接続関係は、上記第1、第2の実施の形態における場合と同様である。 【0057】

【発明の効果】以上説明したように、本発明の最像装置 によれば、画案に設けられたTFTのうち画素電極にソ ーススはドレインが接続されたものにはしDD長が長い TFT、またはマルチゲート構造のTFT、あるいはト ランジスタ寸法W/Lの小さいTFTを採用してオフ城 流を増加させてリーク電流を減少させると共にオフ畴に 信号電音がリークしてS/N比が低下することを防止

し、他のTFTが設けられている場合にはLDD長が短いTF、シングルゲート構造のTFT、又はトランジスタ寸法W/Lが大きいTFTを用いることにより、駆動能力を高めて読み出し感度を向上させることが可能である。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による損儀装置における一両素当たりの平面構成を示した平面図

【図2】同撮像装置における一画素当たりの回路構成を 示した回路図。

【図3】同撮像装置において用いられるLDD長の短い TFTの縦断面構造を示した断面図。

【図4】同撮像装置において用いられるLDD長の長い TFTの縦筋面構造を示した断面図。

【図5】本発明の第2の実施の形態による撮像装置において用いられるダブルゲート構造のTFTの縦断面構造を示した断面図。

【図6】上記第1、第2の実施の形態による撮像装置の 一画素当たりの回路構成をTFTアレイ全体に適用した 場合の機成を示したレイアウト図

場合の構成を示したレイアウト図。 【図7】上記第1、第2の実施の形態による振像装置の 変形例を示したレイアウト図。

【図8】上記第1、第2の実施の形態による撮像装置に おける保護ダイオードの変形例を示した回路図。

【図9】本発明の第3又は第4の実施の形態による損像 装置における一両素当たりの平面構成を示した平面図。 【図10】同機像装置における一画素当たりの回路構成 を示した回路図。

【図11】上記第3、第4の実施の形態による撮像装置

の一画素当たりの回路構成をTFTアレイ全体に適用した場合の構成を示したレイアウト図。

【図12】上記第3、第4の実施の形態による撮像装置 の変形例を示したレイアウト図。

【図13】従来のX線診断装置の概略構成を示したブロ

【図14】同装置におけるTFT撮像デバイスの構成を示した回路図。

小した凹崎凶。 【図15】同装置のTFT操像デバイスにおいて信号読

み出し回路の他の回路例を示した回路図。 【図16】同装置のTFT提像デバイスにおいて信号読

み出し回路のさらに他の回路例を示した回路図。 【図17】 LDD長の異なるTFTのゲート電圧-ドレ

【図17】 LDD 長の異なる1F 1のケート電圧=トレイン電流の変化を示したグラフ。

【図18】ゲート構造の異なるTFTのゲート電圧-ド レイン電流の変化を示したグラフ。

【符号の説明】

TFT1 信号読み出しスイッチ

TFT2 保護ダイオード

G1~Gn 信号線 S1~Sm 走査線

B1~Bn バイアス線

BI~BI ハ1/ス® Cs 画素容量

OEF 光電変換膜

ND1. ND2 /-F

Tr1~Trx, Tr11~Tr13, TFTB, TF

TH1~TF3 スルーホール

1、21、31 絶縁基板

2、22、32 半導体膜

3、23、33 ゲート絶縁膜

4、24、34a、34b ゲート電極

6、26、36a、36b チャネル領域

8a. 8b. 28a. 28b. 38a. 38b. V-

ス、ドレイン (コンタクト部)

9a、9b、29a、29b、39a、39b、39c LDD領域

10、30、40 絶縁膜

11a、11b、31a、31b、41a、41b ソース、ドレイン電極

P(1,1)~P(m,n) 画素電極

